Unterschied Pull Up und Pull Down Wiederstand

[Spannungsprüfer2163]

Habe morgen eine Prüfung. Was ist der Unterschied zwischen einem Pull Up und Pull Down Widerstand?

Bitte um schnelle Hilfe

[Spurverbreiterung6886]

Grundlagen

Hier werden einige grundlegende Begriffe und Techniken erklärt, diese Sparte wird sich im Laufe der Zeit vergrössern.

Für grundlegende Erklärungen, was ist Spannung, was ist Strom kann ich nur die Website www.e-online.de empfehlen, hier findet man alles rund um Formeln etc..

 

Pull-Up-Widerstand :

In der Mikrocontrollertechnik gibt es eigentlich nur 2 digitale Zustände, 1(HIGH) oder 0 (LOW), also 5V oder Masse (GND) 0V. Wenn man jedoch einen IC-Anschlusspin nicht belegt, also in der Luft hängen lässt ist hier ein undefinierter Zustand, das ist in dieser Technik schlecht, also legt man die losen Pin gleich auf 5V bzw. GND oder verwendet einen sog. Pull-Up-Widerstand, Wert ca. 10kOhm. Dieser sitzt zwischen dem Pin und +5V .

Jetzt kann man den Ausgangspin des IC in den definierten LOW-Zustand auf "0" schalten oder mit dem Schalter den Zustand von High auf Low ändern, ohne dass ein Kurzschluss entsteht, es fließt lediglich ein Strom von 0,5mA, das kann jedes IC ab und belastet die Stromquelle auch mit mehreren Pull-Up-Widerständen in der Schaltung nicht zu sehr.

 

I2C-System:

Ausgesprochen "IquadratC", ein 2-Bus-System, entwickelt von Philips.

Das I2C-System wurde für geringen Verdrahtungsaufwand auf Platinen entwickelt, man kann z.B. mit 2 Datenleitung über 128 Datenleitungen einzeln oder als Gruppe ansteuern.

Es gibt verschiedenste I2C-Bausteine, von I/O- über Uhr und Temperaturbausteine oder A/D-Wandler wird ein reiche Auswahl angeboten.

Es handelt sich um serielles System, die Daten werden an die Datenleitung (SDA) mittels der Taktleitung (SDL) in die entsprechenden Bausteine übertragen, alle I2C-Bausteine sind parallel an diese 2 Leitungen eingeschlossen und mit 2 Pull-Up-Widerständen auf High gesetzt..

Aber wie wissen die einzelnen Bausteine, das die Daten für Sie bestimmt sind ?

Alle Bausteine an einem Bus haben Adressen, z.B. 3 Bit (A1/A2/A3), diese Adresse wird vom Signalgeber vorerst gesendet und der pass. adressierte Baustein (Übereinstimmung der Sende- und Bausteinadresse) übernimmt dann die Daten.

Je nach Baustein können die Daten zum Baustein gesendet werden (WRITE) oder vom Baustein ausgelesen (READ) werden, hierbei wird meist nur 1 Bit der Basisadresse hinzugefügt, und so weiß der Baustein, ob er Daten bekommt oder zum Auslesen auf den Bus geben soll.

Dieser Bus kann durch mehrere Bausteine durchgeschliffen werden und viele z.B. LEDs oder Relais steuern bzw. Taster (Schalter) auslesen.

Für C-Control und AVR ein interessante und nicht zu teuere Alternative I/O-Ports am uC zu sparen, jedoch im Verhältnis langsam, da z.B. ein 8-Bit-Wort mind. 8 Takte braucht um am Ausgang zur Verfügung zu stehen.

Sollen mehrere Meter Strecke zu den Bausteinen überwunden werden, sollte auf jeden Fall ein geschirmtes Kabel verwendet werden, über die max. Kabellängen streiten sich noch die Experten, es war nicht das ursprüngliche Entwicklungsziel dieser Technik.

Die Programmierung der AVRs mit FASTAVR ist kinderleicht, Adresse inkl. Anweisung Lesen oder Schreiben dazu und dann die Schreibdaten hinterher oder die Daten einlesen und als Variable verarbeiten, beim C-Control ist es auch mit wenigen Schritten mehr leicht zu verstehen und einzusetzen.

 

Dieser Aufbau zeigt 2x PCF-8574, ein 8-fach I/O Port-Baustein, schematisch dargestellt ist hier die Bus-Arbeitsweise, hier können aufgrund der 3-Bit Adressierung 8 solcher Baustein an diesem Bus angeschlossen werden.

Die Datenleitungen SDA und SCL werden mittels Pull-Up-Widerstand auf +5V gehalten, es eignet sich jeder I/O-Port des AVR für diese Anschlussweise.

Die Adressleitungen müssen einen definierten Zustand haben, entweder 0 oder +5V, erreichbar durch feste Verdrahtung, DIP-Schalter oder Jumper.

Jeder Baustein hat eine Basis-Adresse, hier die 64 ( Hex 40), binär mal dargestellt 01000000, hier wird der Baustein Adresse 0 zum Schreiben angesteuert, das letzte Bit gibt hier an, oder Lesen oder Schreiben ( 0 = Schreiben, 1 = Lesen ).

Ein Beispiel für Lesen 2. Baustein wäre hier : 01000011 (Adresse blau, Betriebsart violett )

Also ganz einfach...

Datenblätter gibt es dazu im Bereich DATENBLÄTTER...

[Spurverbreiterung6886]

Pull-Down-Widerstände und deren Partner, die Pull-Ups

Allen RS-Flipflops gemein ist das Problem der "offenen" Eingänge. Ein solcher Eingang kann bereits durch einen über ihm schwebenden Finger vom Flipflop als gültiger Pegel erkannt werden - keine wirklich gute Sache. Die Abhilfe lautet "Pull-Down-Widerstand":

 

Wenn am Eingang S "gar nichts" anliegt, der Eingang also offen ist, wirkt der Widerstand als "Stütze". Über ihn liegt S nun auf Masse, ergo auf Lo-Pegel. Kommt irgendein Gatter daher und legt einen Hi-Pegel an S, fließt natürlich ein Strom in S hinein und auch über den Widerstand. Folglich muß den Widerstand nun groß genug machen, das noch genug Spannung für den Eingang des RS-Flipflops übrig bleibt (in der Regel 10K).

Ein Pullup-Widerstand ist so ziemlich dasselbe: Anstatt gegen Masse ist der Widerstand gegen die Versorgungsspannung gelegt. Der anhängende Eingang liegt so immer auf Hi-Pegel, wenn ansonsten „gar nichts“ am Eingang ankommt – Pullups sind also das geeignete Werkzeug, wenn man mit NAND-aufgebauten RS-Flipflops arbeitet.

Mit Pull-Widerständen ist es also möglich, Eingängen einen „Standardwert“ zu verpassen.

Getaktete und ungetaktete Flipflops – was bedeutet eigentlich „Flankengetriggert“ ?

Das bisher beschriebene RS-FF ist ein sogenanntes "ungetaktetes" Flipflop. Es reagiert praktisch augenblicklich auf die Änderung an den Eingängen - doch ist dies sehr oft nicht gewünscht. Eigentlich möchte man ganz genau bestimmen, wann ein FF auf seine Eingänge reagieren soll. Das ist ziemlich einfach zu machen: wir schalten einfach zwei UND-Gatter davor.

 

Der dritte Eingang C (Clock) ist nun ein Takt-Eingang. Erst wenn dieser Eingang einen Hi-Pegel hat, haben die Pegel an R und S überhaupt eine Wirkung. Aus dem ungetakteten RS-FF ist nun ein getaktetes FF geworden – genauer gesagt ein Taktzustandsgesteuertes (auch Level-Triggered genannt) Flipflop, denn der Pegel des Clock-Eingangs beeinflusst die anderen Eingänge. Nebenbei entfallen auch die Pulldown-Widerstände am ursprünglichen RS-Flipflop – die UND-Gatter liefern bereits definierte Pegel, die Eingänge sind also nie „offen“.

Leider ist diese Lösung auch nicht perfekt. Der Taktzustand hat ein kleines Problem: Die Versorgungsspannung (auch VCC genannt). Manche Gatter (speziell die aus der TTL-Familie) benötigen eine gewisse Mindestspannung, um einen Hi-Pegel sicher zu erkennen (bei den TTL-Chips ist dies +3.6V) – ähnlicherweise gibt es eine Maximalspannung, die noch sicher als Low-Pegel erkannt wird (bei den TTL’s ist dies +0.7V). Alles dazwischen ist ein undefinierter Pegel.

Wenn sich VCC nun allmählich dieser Mindestgrenze für High-Pegel nähert, kann es durch Störeinstahlungen, Spannungsschwankungen etc. zu einem „Flimmern“ kommen. Wenn also VCC auf 3.7V gefallen ist, ist das Risiko durch äußere Einflüsse sehr groß, das dieser Pegel auch mal kurzfristig auf 3.5V fällt. Das ist aber kein Hi-Pegel mehr !

Um das Problem zu lösen, erfand man die Taktflankensteuerung (auch Flankentriggerung oder Edge-Triggered genannt). Bei dieser Steuerung ist nicht der Pegel entscheidend, sondern der Wechsel des Pegels:

 

Takt wechselt von Hi auf Lo: Fallende Flanke -> Trigger auf fallende Flanke

Takt wechselt von Lo auf Hi: Steigende Flanke -> Trigger auf steigende Flanke

Daraus folgt: Bei einem auf steigende Flanken getriggerten Flipflop wird der Zustand der Eingänge erst übernommen, wenn am Clock-Eingang der Pegel von Lo auf Hi wechselt. Da ein „Flimmern“ keinen richtigen Pegelwechsel darstellt, passiert auch bei Störstrahlungen etc. nichts. Tatsächlich könnte der Clockeingang wieder auf glatten Lo-Level zurückfallen – es ändert noch immer nichts.

[Spurverbreiterung6886]

Ich hoffe dir geholfen zu haben!!!!